десктопная оперативная память что это

Чем серверная оперативная память отличается от обычной

Затевая апгрейд, многие пользователи хотят выбрать «железо», которое разработано для устройств с круглосуточной работоспособностью 365 дней в году. Они считают, что оно более надежное, высококачественное, соответственно, поднимет на более высокий уровень обычные персональные компьютеры. Серверная оперативная память, по идее, должна сделать обычный комп супер производительным и многозадачным. Но на практике все получается несколько иначе.

Однако оснастка серверов – это узкоспециализированные компоненты, плюс обычные или игровые компьютерные устройства существенно отличаются от серверного оборудования решаемыми задачами. Следовательно, «железо» стоит выбирать аккуратно, так как требования к его характеристикам отличаются. Обычные ПК должны быть надежными, а серверы – отказоустойчивыми, так как каждую минуту принимают и обрабатывают запросы, отправляют ответы.

Обычная оперативная память

Для работы ПО на персональных компьютерах нужна область, где будут временно храниться данные. Это и есть обычная память. Физически она содержится в микросхемах, подключенных к системной плате. Оперативка выступает буфером, где временно хранятся программы, открытые на компьютере, скопированные данные из разных документов и т.д. Если внезапно будет прекращена подача электроэнергии и компьютер принудительно выключится, все данные, которые хранились в буфере – исчезнут. Это не постоянное хранилище информации, как, например, жесткий диск. В последнем случае подключение компьютера к сети нужно, чтобы извлечь из жесткого диска информацию или добавить туда на постоянное хранение. Без оперативной памяти невозможно работать на компьютере, так как не удастся запускать программы и приложения, переносить данные из одного документа в другой.

Процессор и внешние устройства компьютера передают информацию благодаря оперативной памяти, соответственно, работа всех этих устройств и оперативки взаимосвязана между собой. Между обычной памятью и процессором происходит основной информационный обмен. Вполне справедливо считают, что оперативка – это самое быстродействующее устройство, после процессора конечно. Чтобы компьютер работал «шустрей» и пользователям было комфортно, стоит подбирать обычную память, ориентируясь не только на объем, но и на рабочие характеристики, особенно на тип памяти и частоту работы. Данные параметры обязательно должны быть совместимы с материнкой и процессором. Удачный выбор – обзавестись обычной памятью с низким энергопотреблением.

Серверная оперативная память

Производство планок оперативки жестко контролируется на каждом этапе – высокое качество превыше всего. Ведь они должны выдерживать высокие нагрузки, поскольку стоят в серверах, работающих в дата-центрах. Поэтому серверная оперативка производительней и надежней – этим и отличается от обычной оперативной памяти. Но из-за узкоспециализированности ограничен диапазон, в котором она производительно и стабильно работает, поэтому серверная оперативная память подойдет далеко не каждому ПК.

Высокая надежность серверной оперативной памяти обусловлена специфическими особенностями работы серверных машин:

постоянная работа под максимальными нагрузками;

беспрерывная и длительная работа в течение продолжительного временного отрезка;

максимально возможная защита от непредвиденных сбоев, потерь данных, искажений информации.

Качество буферизации данных контролируется компактной регистровой памятью. Чипы памяти расположены на планке. Это сделано с той целью, что на самых современных материнках установлены контроллеры оперативных запоминающих устройств конкретного размера. Самую большую токовую нагрузку на себя берет чип контроллера, когда в один момент приходится справляться с многочисленными поставленными задачами: запись информации, чтение данных и т.д. Буферный чип регистрового модуля серверной оперативки как раз и регулирует, контролирует изменение емкости. Из-за этого: оборудование надежно защищено от сбоев и способно работать длительный период времени без ремонтов и других проблем.

Серверная оперативная память просто незаменима для нормальной и стабильной работы бизнес-критических приложений на сервере. Если во время обработки конфиденциальных данных, финансовых операций произойдет ошибка – это реально будет катастрофа.

Что общего

Оперативка для обычного компьютера и сервера выполняет одни и те же задачи: временно хранит данные для выполнения поставленных задач, обеспечивает качественный обмен информацией, влияет на скорость выполнения операций. Только в разных условиях и на разных рабочих станциях. Пусть поставленные задачи и практически одинаковы, но их реализация различна, поэтому серверной памятью лучше комплектовать аппаратно-программные комплексы, а обычной – персональные компьютеры.

В чём разница между серверной и обычной оперативной памятью

Основных отличий несколько:

полноценное серверное устройство кардинально отличается от домашнего, рабочего или игрового компьютера ежедневно поставленными и решаемыми задачами;

требования к встроенным электронным компонентам совершенно разные из-за разного предназначения. Отличия в том, что регистровая память может исправлять ошибки, у нее такие встроенные возможности изначально, поэтому стабильней работа основных узлов и меньше отказов, сбоев, простоев;

благодаря серверной памяти обеспечена высокая устойчивость к отказам серверных машин, так как она специально «заточена» под устройства, работающие под высокими нагрузками «без выходных», серверы не прерывают свою работу, поэтому исключены осложнения в рабочем процессе: из-за простоя получение недостоверной информации;

эффективная буферизация серверного оборудования обеспечена за счет дополнительной компактной микросхемы (регистра) не обычной, а серверной регистровой памяти;

цена – дешевле обычные оперативки, дороже – серверная оперативная память.

Даже в экстремальных условиях серверное оборудование работает максимально эффективно и безотказно: когда нагрузка достигает пиковых значений, происходит повышенный нагрев. Но, несмотря на это, для персональных компьютеров лучше подбирать обычную оперативку, которая создана под нужды конкретного устройства и гарантирует его эффективную работу. Регистровой памятью можно укомплектовать ПК, если предварительно проверить, чтобы она была согласована с материнской платой, однако по скорости работы платы будут существенно уступать обычным из-за своей специфики.

Источник

Что нужно знать при выборе оперативной памяти для компьютера

Оперативная память (ОЗУ) является одним из важнейших компонентов компьютера, который напрямую влияет на эффективность его работы. В данной публикации мы рассмотрим, какая бывает оперативная память и на какие основные характеристики ОЗУ стоит обратить внимание при выборе. А также рассмотрим, какие бывают типы оперативной памяти, что такое частота, и на что влияют тайминги, но обо всем по порядку ниже.

Основные параметры ОЗУ

Форм-фактор

На сегодняшний день существует два основных форм-фактора ОЗУ. Первый имеет маркировку DIMM – это более габаритная память в основном применяется в стационарных ПК. Второй стандарт называется SO-DIMM – это более компактная память, обычно она применяется в ноутбуках, в редких случаях в моделях ПК в компактном корпусе.

Стандарты оперативной памяти

На сегодняшний день в данном разделе следует упомянуть о двух последних стандартах. Это более старая память стандарта DDR 3 и, соответственно, более новый стандарт DDR 4. Конечно, если вы выбираете память на уже существующую платформу, то нужно исходить из поддерживаемых стандартов материнской платы. Но если вы находитесь на этапе выбора ПК, то конечно следует отдать предпочтение памяти DDR4, она обладает более высокими скоростными характеристиками, а также является более энергоэффективной, к примеру, по сравнению с DDR 3 она эффективнее на 20-30 процентов. Кстати, благодаря новым технологиям на одной планке DDR 4 могут разместиться чипы с общим объемом памяти до 128 ГБ (конечно в бытовом использовании таких планок не встретить). Что касается стандарта DDR 3, он в основном сейчас используется для увеличения производительного потенциала устаревающих ПК. DDR3 и DDR4 отличаются между собой размещением контактов.

Объем памяти и ОС

Ранее на компьютерах устанавливалась 32-разрядные операционные системы, которые неспособны распознать и использовать более 4 Гб оперативной памяти в независимости, сколько физически мы установим памяти в ПК. В современных 64-разрядных операционных системах есть возможность установить в разы больше памяти, к примеру, Windows 10 имеет поддержку до 512 Гб ОЗУ, что на практике в бытовых задачах еще не используется, и дает нам огромный своего рода потенциальный запас.

Объем памяти и материнская плата

Также не маловажным моментом при желании приобрести максимальный объем памяти для вашего ПК, является возможность совместимости с вашей материнской платой. Эти данные можно найти на самой материнской плате или в ее спецификации. Если спецификация утеряна ее электронный вариант можно найти в интернете. Еще одним способом узнать все характеристики вашего ПК и материнской платы в частности являются использование специальных утилитов, к примеру программы AIDA64.

Частота

Частота ОЗУ условно отображает, сколько происходит операций по пересылке данных за одну секунду. Соответственно чем выше частота, тем лучше. К примеру, максимальная частота на ОЗУ DDR 3 составляла 1866 MHz (в крайне редких отдельных случаях достигала 2133 MHz). А вот рабочая частота памяти DDR 4 составляет 2133–3200 MHz. Также при выборе следует помнить и учитывать какую частоту поддерживает ваш процессор и материнская плата. Если приобрести более скоростную память и установить на материнскую плату с поддержкой более низкой частоты, память не сможет реализовать свой потенциал, и автоматически будет работать с более низкой частотой. Поэтому при выборе обязательно обращайте внимание на этот момент, чтобы не переплатить деньги в пустую.

Пропускная способность

Пропускания способность ОЗУ, по сути, является комплексной характеристикой, которая рассчитывается как произведение объема данных, передаваемых за один такт, на частоту системной шины. Для наглядности ниже я добавил небольшую таблицу. К примеру, возьмем чип из таблицы DDR4-3200, он соответствует модулю PC4-25600. Таким образом, получается, что пропускная способность данной ОЗУ равна 25600. Чем выше пропускная способность, тем лучше.

Тайминги

В процессе работы ОЗУ, системе приходится выполнять своего рода подготовку к последующему обмену данными, как раз количество циклов для завершения этого процесса и характеризует показатель таймингов. Процесс подготовки данных делится на четыре этапа, задержка на каждом из которых и отображается в характеристиках таймингов. Углубляться в этих этапах я не буду, да и особого смысла в этом нет. Главное здесь нужно понимать, чем меньше тайминги, тем быстрее будет работать память. Стоит также добавить, что если вы приобретаете дополнительную планку памяти в ваш ПК, желательно подобрать аналогичные тайминги и частоту. Для примера, ниже на фото изображена планка ОЗУ с таймингами 9-9-9-24. Однако при выборе помните, что это далеко не самая главная характеристика и, на мой взгляд, не стоит сильно заострять на ней внимание.

Режимы подключения ОЗУ

Подключить ОЗУ к материнской плате можно одноканальным и многоканальным способами. Соответственно, чем больше каналов подключения, тем выше скорость работы ОЗУ, память как бы реализует весь свой потенциал. На данный момент в основном все используют двухканальный тип подключения. Для реализации этого режима нужно заведомо приобрести две одинаковые по характеристикам планки памяти, желательно от одного производителя, и подключить их в разные по цвету слоты. Если посмотреть на фото ниже, то первый слот будет осуществлять двухканальный режим с третьим, а второй слот соответственно с четвертым.

Охлаждение

Здесь мнения немного разделяются, некоторые считают, что чипы памяти рассчитаны на высокие температуры и если планки памяти изначально не комплектуются системами охлаждения, то они не требуются. Я считаю, что лишним охлаждение никогда не будет, и желательно сразу приобрести память со специальными алюминиевыми радиаторами для отвода лишнего тепла. При желании такие радиаторы можно приобрести отдельно. Также следует добавить, что радиаторы охлаждения могут быть оснащены декоративным освещением.

Какой объем памяти обычно используется в ПК

Сейчас еще можно встретить компьютеры с объемом оперативной памяти от 2 ГБ, но современные модели уже оснащены планками с общим объемом на 16 или 32 Гб.

Вывод

Подводя итог, скажу, что главное при выборе ОЗУ определится с задачами, которые вы будете выполнять на вашем компьютере. Исходя из этого, подбираем объем памяти, обращая внимание на частоту, пропускную способность и тайминги. Также нужно не забывать о совместимости вашей материнской палаты и ОЗУ. Ну, а на этом все, спасибо, что дочитали публикацию до конца. Больше интересных публикаций вы сможете найти в моем блоге на сайте.

Источник

Оперативная память: характеристики

Оперативная память компьютера или ОЗУ — это энергозависимая память ПК, обладающая высокой скоростью чтения/записи по сравнению с ПЗУ (HDD, SSD). Основное назначение оперативной памяти — временное хранение данных, к которым можно получить быстрый доступ: код программы, кэш, промежуточные вычисления, текущие параметры операционной системы, настройки драйверов и т.д. Именно в оперативную память загружается код программы перед непосредственным её исполнением центральным процессором (CPU).

Основные характеристики оперативной памяти

При выборе оперативной памяти, нужно обязательно учитывать следующие характеристики:

Тип памяти

Скорость чтения/записи важный показатель оперативной памяти, именно поэтому идёт постоянная борьба за производительность ОЗУ. Технологии не стоят на месте, периодически появляются новые стандарты оперативной памяти, как правило, превосходящие своих предшественников по скорости в 2 раза. Наибольшее распространение получила синхронная динамическая память с произвольным доступом (SDRAM), эволюционная линейка которой выглядит следующим образом: DDR, DDR2, DDR3, DDR4, DDR5.

Форм-фактор модуля памяти

Планки оперативной памяти имеют различный форм-фактор исполнения в зависимости от того, где будет эксплуатировать ОЗУ в ноутбуке или компьютере. Форм-фактор оперативной памяти для стационарных компьютеров именуется DIMM, а для ноутбуков — SO-DIMM.

Ключ модуля оперативной памяти

Печатная плата (модуль/планка), на которой размещены чипы памяти, имеет специальный ключ (прорезь), в зависимости от типа SDRAM-памяти: DDR, DDR2, DDR3, DDR4, DDR5. Связано это с тем, что типы памяти не совместимы между собой.

Объём модуля памяти

Объём оперативной памяти, на ряду с характеристиками прочих комплектующих ПК, непосредственно влияет на производительность системы в целом. При достаточном объёме ОЗУ, операционная система реже задействует файл подкачки, что исключает лишние операции чтения/записи, которые проходят на более низких скоростях.

Объём одного модуля оперативной памяти, зависит от типа памяти.

Тактовая частота оперативной памяти

Параметр зависит от типа оперативной памяти: DDR, DDR 2, DDR 3, DDR 4, DDR 5. Чем выше тактовая частота, тем лучше. Обязательно стоит учитывать характеристики процессора, который должен поддерживать соответствующую тактовую частоту ОЗУ.

Обязательно стоит учитывать режим работы — одно- или двухканальный. Если процессор способен работать с максимальной частотой определённого типа памяти в одноканальном режиме, он может не поддерживать данную частоту в двухканальном режиме. При этом, система запустится и будет работать, но на более низкой частоте.

Стоит отметить тот факт, что оперативная память, независимо от типа, в процессе своей работы поддерживает весь диапазон тактовых частот, расположенных ниже своей максимальной частоты. К примеру, максимальная тактовая частота модуля памяти DDR 4 2400 МГц — ОЗУ может работать на следующих частотах: 2400, 2133, 1866, 1600.

Частота, на которой запустится оперативная память (без учёта разгона) зависит от характеристик процессора, чипсета материнской платы и установленной видеокарты. Если, какой-то из компонентов системы будет «тормозить», то память не запустится на пределе своих возможностей.

Тайминг оперативной памяти

Тайминг или латентность — время задержки доступа к ячейкам памяти между операциями чтения/записи. Важный параметр оперативной памяти.

CAS Latency (CL) — Один из самых значимых показателей: именно он говорит, сколько времени в целом уходит на поиск необходимых данных после того, как ЦП попросит доступ на считывание. Чем меньше показатель CAS Latency, тем лучше.

RAS to CAS Delay (tRCD) — показатель демонстрирует время полного доступа к данным, то есть задержку, вызванную поиском нужного столбца и строки в двухмерной таблице. Чем меньше значение, тем выше быстродействие ОЗУ.

Row Precharge Delay (tRP) — ОЗУ — динамическая память, ее ячейки время от времени разряжаются и нуждаются в периодической перезарядке. По этой причине данные, которые содержатся в ней, обновляются. Это называется регенерацией ОЗУ. Таким образом, данный показатель в тактах отображает временной отрезок, проходящий между сигналом на зарядку — регенерацию ОЗУ — и разрешением на доступ к следующей строчке информации. Чем меньше этот параметр, тем быстрее работает память.

Activate to Precharge Delay (tRAS) — минимальное время активности строки, то есть минимальное время между активацией строки (ее открытием) и подачей команды на предзаряд (начало закрытия строки). Строка не может быть закрыта раньше этого времени. Высокий показатель данного параметра заметно сокращает производительность памяти, из-за того, что закрытие ячейки требует дополнительного времени, поэтому чем ниже значение tRAS, тем лучше.

Источник

Современная оперативная память (RAM FAQ 1.01)

SDRAM: Определение

Аббревиатура SDRAM расшифровывается как Synchronous Dynamic Random Access Memory — синхронная динамическая память с произвольным доступом. Остановимся подробнее на каждом из этих определений. Под «синхронностью» обычно понимается строгая привязка управляющих сигналов и временных диаграмм функционирования памяти к частоте системной шины. Вообще говоря, в настоящее время изначальный смысл понятия синхронности становится несколько условным. Во-первых, частота шины памяти может отличаться от частоты системной шины (в качестве примера можно привести уже сравнительно давно существующий «асинхронный» режим работы памяти DDR SDRAM на платформах AMD K7 с чипсетами VIA KT333/400, в которых частоты системной шины процессора и шины памяти могут соотноситься как 133/166 или 166/200 МГц). Во-вторых, ныне существуют системы, в которых само понятие «системной шины» становится условным — речь идет о платформах класса AMD Athlon 64 с интегрированным в процессор контроллером памяти. Частота «системной шины» (под которой в данном случае понимается не шина HyperTransport для обмена данными с периферией, а непосредственно «шина» тактового генератора) в этих платформах является лишь опорной частотой, которую процессор умножает на заданный коэффициент для получения собственной частоты. При этом контроллер памяти всегда функционирует на той же частоте, что и сам процессор, а частота шины памяти задается целым делителем, который может не совпадать с первоначальным коэффициентом умножения частоты «системной шины». Так, например, режиму DDR-333 на процессоре AMD Athlon 64 3200+ будут соответствовать множитель частоты «системной шины» 10 (частота процессора и контроллера памяти 2000 МГц) и делитель частоты памяти 12 (частота шины памяти 166.7 МГц). Таким образом, под «синхронной» операцией SDRAM в настоящее время следует понимать строгую привязку временных интервалов отправки команд и данных по соответствующим интерфейсам устройства памяти к частоте шины памяти (проще говоря, все операции в ОЗУ совершаются строго по фронту/срезу синхросигнала интерфейса памяти). Так, отправка команд и чтение/запись данных может осуществляться на каждом такте шины памяти (по положительному перепаду — «фронту» синхросигнала; в случае памяти DDR/DDR2 передача данных происходит как по «фронту», так и по отрицательному перепаду — «срезу» синхросигнала), но не по произвольным временным интервалам (как это осуществлялось в асинхронной DRAM).

Понятие «динамической» памяти, DRAM, относится ко всем типам оперативной памяти, начиная с самой древней, «обычной» асинхронной динамической памяти и заканчивая современной DDR2. Этот термин вводится в противоположность понятия «статической» памяти (SRAM) и означает, что содержимое каждой ячейки памяти периодически необходимо обновлять (ввиду особенности ее конструкции, продиктованной экономическими соображениями). В то же время, статическая память, характеризующаяся более сложной и более дорогой конструкцией ячейки и применяемая в качестве кэш-памяти в процессорах (а ранее — и на материнских платах), свободна от циклов регенерации, т.к. в ее основе лежит не емкость (динамическая составляющая), а триггер (статическая составляющая).

Наконец, стоит также упомянуть о «памяти с произвольным доступом» — Random Access Memory, RAM. Традиционно, это понятие противопоставляется устройствам «памяти только на чтение» — Read-Only Memory, ROM. Тем не менее, противопоставление это не совсем верно, т.к. из него можно сделать вывод, что память типа ROM не является памятью с произвольным доступом. Это неверно, потому как доступ к устройствам ROM может осуществляться в произвольном, а не строго последовательном порядке. И на самом деле, наименование «RAM» изначально противопоставлялось ранним типам памяти, в которых операции чтения/записи могли осуществляться только в последовательном порядке. В связи с этим, более правильно назначение и принцип работы оперативной памяти отражает аббревиатура «RWM» (Read-Write Memory), которая, тем не менее, встречается намного реже. Заметим, что русскоязычным сокращениям RAM и ROM — ОЗУ (оперативное запоминающее устройство) и ПЗУ (постоянное запоминающее устройство), соответственно, подобная путаница не присуща.

Микросхемы SDRAM: Физическая организация и принцип работы

Общий принцип организации и функционирования микросхем динамической памяти (DRAM) практически един для всех ее типов — как первоначальной асинхронной, так и современной синхронной. Исключение составляют разве что экзотические варианты, тем не менее, существовавшие еще до появления SDRAM, вроде Direct Rambus DRAM (DRDRAM). Массив памяти DRAM можно рассматривать как матрицу (двумерный массив) элементов (строго говоря, это понятие относится к логическому уровню организации микросхемы памяти, рассмотренному в следующем разделе, но его необходимо ввести здесь для наглядности), каждый из которых содержит одну или несколько физических ячеек (в зависимости от конфигурации микросхемы), способных вмещать элементарную единицу информации — один бит данных. Ячейки представляют собой сочетание транзистора (ключа) и конденсатора (запоминающего элемента). Доступ к элементам матрицы осуществляется с помощью декодеров адреса строки и адреса столбца, которые управляются сигналами RAS# (сигнал выбора строки — Row Access Strobe) и CAS# (сигнал выбора столбца — Column Access Strobe).

Из соображений минимизации размера упаковки микросхемы, адреса строк и столбцов передаются по одним и тем же адресным линиям микросхемы — иными словами, говорят о мультиплексировании адресов строк и столбцов (упомянутые выше отличия в общих принципах функционирования микросхем DRDRAM от «обычных» синхронных/асинхронных DRAM проявляются, в частности, здесь — в этом типе микросхем памяти адреса строк и столбцов передаются по разным физическим интерфейсам). Так, например, 22-разрядный полный адрес ячейки может разделяться на два 11-разрядных адреса (строки и столбца), которые последовательно (через определенный интервал времени, см. раздел «Тайминги памяти») подаются на адресные линии микросхемы памяти. Одновременно со второй частью адреса (адреса столбца) по единому командно-адресному интерфейсу микросхемы SDRAM подается соответствующая команда (чтения или записи данных). Внутри микросхемы памяти адреса строки и столбца временно сохраняются в буферах (защелках) адреса строки и адреса столбца, соответственно.

Важно заметить, что с динамической матрицей памяти связан особый буфер статической природы, именуемый «усилителем уровня» (SenseAmp), размер которого равен размеру одной строки, необходимый для осуществления операций чтения и регенерации данных, содержащихся в ячейках памяти. Поскольку последние физически представляют собой конденсаторы, разряжающиеся при совершении каждой операции чтения, усилитель уровня обязан восстановить данные, хранящиеся в ячейке, после завершения цикла доступа (более подробно участие усилителя уровня в цикле чтения данных из микросхемы памяти рассмотрено ниже).

Кроме того, поскольку конденсаторы со временем теряют свой заряд (независимо от операций чтения), для предотвращения потери данных необходимо периодически обновлять содержимое ячеек. В современных типах памяти, которые поддерживают режимы автоматической регенерации (в «пробужденном» состоянии) и саморегенерации (в «спящем» состоянии), обычно это является задачей внутреннего контроллера регенерации, расположенного непосредственно в микросхеме памяти.

Схема обращения к ячейке памяти в самом общем случае может быть представлена следующим образом:

1. На адресные линии микросхемы памяти подается адрес строки. Наряду с этим подается сигнал RAS#, который помещает адрес в буфер (защелку) адреса строки.

2. После стабилизации сигнала RAS#, декодер адреса строки выбирает нужную строку, и ее содержимое перемещается в усилитель уровня (при этом логическое состояние строки массива инвертируется).

3. На адресные линии микросхемы памяти подается адрес столбца вместе с подачей сигнала CAS#, помещающего адрес в буфер (защелку) адреса столбца.

4. Поскольку сигнал CAS# также служит сигналом вывода данных, по мере его стабилизации усилитель уровня отправляет выбранные (соответствующие адресу столбца) данные в буфер вывода.

5. Сигналы CAS# и RAS# последовательно дезактивируются, что позволяет возобновить цикл доступа (по прошествии промежутка времени, в течение которого данные из усилителя уровня возвращаются обратно в массив ячеек строки, восстанавливая его прежнее логическое состояние).

Так выглядела реальная схема доступа к ячейке DRAM в самом первоначальном ее варианте, реализованном еще до появления первых реально используемых микросхем/модулей асинхронной памяти типа FPM (Fast Page Mode) DRAM. Тем не менее, нетрудно заметить, что эта схема является достаточно неоптимальной. Действительно, если нам требуется считать содержимое не одной, а сразу нескольких подряд расположенных ячеек, отличающихся только адресом столбца, но не адресом строки, то нет необходимости каждый раз подавать сигнал RAS# с одним и тем же адресом строки (т.е. выполнять шаги 1-2). Вместо этого, достаточно удерживать сигнал RAS# активным на протяжении промежутка времени, соответствующего, например, четырем последовательным циклам чтения (шаги 3-4, с последующей дезактивацией CAS#), после чего дезактивировать сигнал RAS#. Именно такая схема применялась в асинхронной памяти типа FPM DRAM и более поздней EDO (Enhanced Data Output) DRAM. Последняя отличалась опережающей подачей адреса следующего столбца, что позволяло достичь меньших задержек при операциях чтения.

В современных микросхемах SDRAM схема обращения к ячейкам памяти выглядит аналогично. Далее, в связи с обсуждением задержек при доступе в память (таймингов памяти), мы рассмотрим ее более подробно.

Микросхемы SDRAM: Логическая организация

А пока перейдем к рассмотрению организации микросхем памяти SDRAM на логическом уровне. Как уже было сказано выше, микросхема DRAM, фактически, представляет собой двумерный массив (матрицу) элементов, состоящих из одного или нескольких элементарных физических ячеек. Очевидно, что главной характеристикой этого массива является его емкость, выражаемая в количестве бит информации, которую он способен вместить. Часто можно встретить понятия «256-Мбит», «512-Мбит» микросхем памяти — речь здесь идет именно об этом параметре. Однако составить эту емкость можно разными способами — мы говорим сейчас не о количестве строк и столбцов, но о размерности, или «вместимости» индивидуального элемента. Последняя прямо связана с количеством линий данных, т.е. шириной внешней шины данных микросхемы памяти (но не обязательно с коэффициентом пропорциональности в единицу, что мы увидим ниже, при рассмотрении отличий памяти типа DDR и DDR2 SDRAM от «обычной» SDRAM). Ширина шины данных самых первых микросхем памяти составляла всего 1 бит, в настоящее же время наиболее часто встречаются 4-, 8- и 16- (реже — 32-) битные микросхемы памяти. Таким образом, микросхему памяти емкостью 512 Мбит можно составить, например, из 128М (134 217 728) 4-битных элементов, 64М (67 108 864) 8-битных элементов или 32М (33 554 432) 16-битных элементов — соответствующие конфигурации записываются как «128Mx4», «64Mx8» и «32Mx16». Первая из этих цифр именуется глубиной микросхемы памяти (безразмерная величина), вторая — шириной (выраженная в битах).

Существенная отличительная особенность микросхем SDRAM от микросхем более ранних типов DRAM заключается в разбиении массива данных на несколько логических банков (как минимум — 2, обычно — 4). Не следует путать это понятие с понятием «физического банка» (называемого также «ранком» (rank) памяти), определенным для модуля, но не микросхемы памяти — его мы рассмотрим далее. Сейчас лишь отметим, что внешняя шина данных каждого логического банка (в отличие от физического, который составляется из нескольких микросхем памяти для «заполнения» шины данных контроллера памяти) характеризуется той же разрядностью (шириной), что и разрядность (ширина) внешней шины данных микросхемы памяти в целом (x4, x8 или x16). Иными словами, логическое разделение массива микросхемы на банки осуществляется на уровне количества элементов в массиве, но не разрядности элементов. Таким образом, рассмотренные выше реальные примеры логической организации 512-Мбит микросхемы при ее «разбиении» на 4 банка могут быть записаны как 32Mx4x4 банка, 16Mx8x4 банка и 8Mx16x4 банка, соответственно. Тем не менее, намного чаще на маркировке микросхем памяти (либо ее расшифровке в технической документации) встречаются именно конфигурации «полной» емкости, без учета ее разделения на отдельные логические банки, тогда как подробное описание организации микросхемы (количество банков, строк и столбцов, ширину внешней шины данных банка) можно встретить лишь в подробной технической документации на данный вид микросхем SDRAM.

Разбиение массива памяти SDRAM на банки было введено, главным образом, из соображений производительности (точнее, минимизации системных задержек — т.е. задержек поступления данных в систему). В самом простом и пока достаточном изложении, можно сказать, что после осуществления любой операции со строкой памяти, после дезактивации сигнала RAS#, требуется определенное время для осуществления ее «подзарядки». И преимущество «многобанковых» микросхем SDRAM заключается в том, что можно обращаться к строке одного банка, пока строка другого банка находится на «подзарядке». Можно расположить данные в памяти и организовать к ним доступ таким образом, что далее будут запрашиваться данные из второго банка, уже «подзаряженного» и готового к работе. В этот момент вполне естественно «подзаряжать» первый банк, и так далее. Такая схема доступа к памяти называется «доступом с чередованием банков» (Bank Interleave).

Модули SDRAM: Организация

Основные параметры логической организации микросхем памяти — емкость, глубину и ширину, можно распространить и на модули памяти типа SDRAM. Понятие емкости (или объема) модуля очевидно — это максимальный объем информации, который данный модуль способен в себя вместить. Теоретически он может выражаться и в битах, однако общепринятой «потребительской» характеристикой модуля памяти является его объем (емкость), выраженный в байтах — точнее, учитывая современный уровень используемых объемов памяти — в мега-, или даже гигабайтах.

Ширина модуля — это разрядность его интерфейса шины данных, которая соответствует разрядности шины данных контроллера памяти и для всех современных типов контроллеров памяти SDRAM (SDR, DDR и DDR2) составляет 64 бита. Таким образом, все современные модули характеризуются шириной интерфейса шины данных «x64». Каким же образом достигается соответствие между 64-битная шириной шины данных контроллера памяти (64-битным интерфейсом модуля памяти), когда типичная ширина внешней шины данных микросхем памяти обычно составляет всего 4, 8 или 16 бит? Ответ очень прост — интерфейс шины данных модуля составляется простым последовательным «слиянием» внешних шин данных индивидуальных микросхем модуля памяти. Такое «заполнение» шины данных контроллера памяти принято называть составлением физического банка памяти. Таким образом, для составления одного физического банка 64-разрядного модуля памяти SDRAM необходимо и достаточно наличие 16 микросхем x4, 8 микросхем x8 (это наиболее часто встречаемый вариант) или 4 микросхем x16.

Оставшийся параметр — глубина модуля, являющийся характеристикой емкости (вместимости) модуля памяти, выраженной в количестве «слов» определенной ширины, вычисляется, как нетрудно догадаться, простым делением полного объема модуля (выраженного в битах) на его ширину (разрядность внешней шины данных, также выраженную в битах). Так, типичный 512-МБ модуль памяти SDR/DDR/DDR2 SDRAM имеет глубину, равную 512МБайт * 8 (бит/байт) / 64 бита = 64М. Соответственно, произведение ширины на глубину дает полную емкость модуля и определяет его организацию, или геометрию, которая в данном примере записывается в виде «64Мx64».

Возвращаясь к физическим банкам модуля памяти, заметим, что при использовании достаточно «широких» микросхем x8 или x16 ничего не мешает поместить и большее их количество, соответствующее не одному, а двум физическим банкам — 16 микросхем x8 или 8 микросхем x16. Так различают однобанковые (или «одноранковые», single-rank) и двухбанковые («двухранковые», dual-rank) модули. Двухбанковые модули памяти наиболее часто представлены конфигурацией «16 микросхем x8», при этом один из физических банков (первые 8 микросхем) расположен с лицевой стороны модуля, а второй из них (оставшиеся 8 микросхем) — с тыльной. Наличие более одного физического банка в модуле памяти нельзя считать определенным преимуществом, т.к. может потребовать увеличения задержек командного интерфейса, которые рассмотрены в соответствующем разделе.

Модули памяти: Микросхема SPD

Еще до появления первого типа синхронной динамической оперативной памяти SDR SDRAM стандартом JEDEC предусматривается, что на каждом модуле памяти должна присутствовать небольшая специализированная микросхема ПЗУ, именуемая микросхемой «последовательного обнаружения присутствия» (Serial Presence Detect, SPD). Эта микросхема содержит основную информацию о типе и конфигурации модуля, временных задержках (таймингах, см. следующий раздел), которых необходимо придерживаться при выполнении той или иной операции на уровне микросхем памяти, а также прочую информацию, включающую в себя код производителя модуля, его серийный номер, дату изготовления и т.п. Последняя ревизия стандарта SPD модулей памяти DDR2 также включает в себя данные о температурном режиме функционирования модулей, которая может использоваться, например, для поддержания оптимального температурного режима посредством управления синхронизацией (регулированием скважности импульсов синхросигнала) памяти (так называемый «троттлинг памяти», DRAM Throttle). Более подробную информацию о микросхеме SPD и о том, как выглядит ее содержимое можно получить в нашей статье «SPD — схема последовательного детектирования», а также в серии наших исследований модулей оперативной памяти.

Тайминги памяти

Немаловажной категорией характеристик микросхем/модулей памяти являются «тайминги памяти» — понятие, наверняка так или иначе знакомое каждому пользователю ПК. Понятие «таймингов» тесно связано с задержками, возникающими при любых операциях с содержимым ячеек памяти в связи со вполне конечной скоростью функционирования устройств SDRAM, как и любых других интегральных схем. Задержки, возникающие при доступе в память, также принято называть «латентностью» памяти (этот термин не совсем корректен, и пришел в обиход с буквальным переводом термина latency, означающего «задержка»).

В этом разделе мы рассмотрим, где именно возникают задержки при операциях с данными — содержимым микросхем памяти, и как они связаны с важнейшими параметрами таймингов памяти. Поскольку в настоящем руководстве мы рассматриваем модули памяти класса SDRAM (SDR, DDR и DDR2), ниже мы рассмотрим конкретную схему доступа к данным, содержащимся в ячейках памяти микросхемы SDRAM. В этом разделе мы также рассмотрим несколько иную категорию таймингов, связанных не с доступом к данным, но с выбором номера физического банка для маршрутизации команд по командному интерфейсу модулей памяти класса SDRAM — так называемые «задержки командного интерфейса».

Схема доступа к данным микросхемы SDRAM

1. Активизация строки

Перед осуществлением любой операции с данными, содержащимися в определенном банке микросхемы SDRAM (чтения — команда READ, или записи — команда WRITE), необходимо «активизировать» соответствующую строку в соответствующем банке. С этой целью, на микросхему подается команда активизации (ACTIVATE) вместе с номером банка (линии BA0-BA1 для 4-банковой микросхемы) и адресом строки (адресные линии A0-A12, реальное количество которых зависит от количества строк в банке, в рассматриваемом примере 512-Мбит микросхемы памяти SDRAM их число составляет 2 13 = 8192).

Активизированная строка остается открытой (доступной) для последующих операций доступа до поступления команды подзарядки банка (PRECHARGE), по сути, закрывающей данную строку. Минимальный период «активности» строки — от момента ее активации до момента поступления команды подзарядки, определяется минимальным временем активности строки (Row Active Time, t_RAS).

Повторная активизация какой-либо другой строки того же банка не может быть осуществлена до тех пор, пока предыдущая строка этого банка остается открытой (т.к. усилитель уровня, содержащий буфер данных размером в одну строку банка и описанный в разделе «Микросхемы SDRAM: Физическая организация и принцип работы», является общим для всех строк данного банка микросхемы SDRAM). Таким образом, минимальный промежуток времени между активизацией двух различных строк одного и того же банка определяется минимальным временем цикла строки (Row Cycle Time, t_RC).

В то же время, после активизации определенной строки определенного банка микросхеме SDRAM ничего не мешает активизировать какую-либо другую строку другого банка (в этом и заключается рассмотренное выше преимущество «многобанковой» структуры микросхем SDRAM) на следующем такте шины памяти. Тем не менее, в реальных условиях производителями устройств SDRAM обычно здесь также умышленно вводится дополнительная задержка, именуемая «задержкой от активации строки до активации строки» (Row-to-Row Delay, t_RRD). Причины введения этой задержки не связаны с функционированием микросхем памяти как таковых и являются чисто электрическими — операция активизации строки потребляет весьма значительное количество электрического тока, в связи с чем частое их осуществление может приводить к нежелательным избыточным нагрузкам устройства по току.

2. Чтение/запись данных

Следующий временной параметр функционирования устройств памяти возникает в связи с тем, что активизация строки памяти сама по себе требует определенного времени. В связи с этим, последующие (после ACTIVATE) команды чтения (READ) или записи (WRITE) данных не могут быть поданы на следующем такте шины памяти, а лишь спустя определенный временной интервал, называемый «задержкой между подачей адреса строки и столбца» (RAS#-to-CAS# Delay, t_RCD).

Итак, после прошествия интервала времени, равного t_RCD, при чтении данных в микросхему памяти подается команда READ вместе с номером банка (предварительно активизированного командой ACTIVATE) и адресом столбца. Устройства памяти типа SDRAM ориентированы на чтение и запись данных в пакетном (Burst) режиме. Это означает, что подача всего одной команды READ (WRITE) приведет к считыванию из ячеек (записыванию в ячейки) не одного, а сразу нескольких подряд расположенных элементов, или «слов» данных (разрядность каждого из которых равна ширине внешней шины данных микросхемы — например, 8 бит). Количество элементов данных, считываемых одной командой READ или записываемых одной командой WRITE, называется «длиной пакета» (Burst Length) и обычно составляет 2, 4 или 8 элементов (за исключением экзотического случая передачи целой строки (страницы) — «Full-Page Burst», когда необходимо дополнительно использовать специальную команду BURST TERMINATE для прерывания сверхдлинной пакетной передачи данных). Заметим, что для микросхем памяти типа DDR и DDR2 параметр Burst Length не может принимать значение меньше 2 и 4 элементов, соответственно — причину этого мы рассмотрим ниже, в связи с обсуждением различий в реализации устройств памяти SDR/DDR/DDR2 SDRAM.

Возвращаясь к чтению данных, заметим, что существует две разновидности команды чтения. Первая из них является «обычным» чтением (READ), вторая называется «чтением с автоматической подзарядкой» (Read with Auto-Precharge, «RD+AP»). Последняя отличается тем, что после завершения пакетной передачи данных по шине данных микросхемы автоматически будет подана команда подзарядки строки (PRECHARGE), тогда как в первом случае выбранная строка микросхемы памяти останется «открытой» для осуществления дальнейших операций.

После подачи команды READ, первая порция данных оказывается доступной не сразу, а с задержкой в несколько тактов шины памяти, в течение которой данные, считанные из усилителя уровня, синхронизируются и передаются на внешние выводы микросхемы. Задержка между подачей команды чтения и фактическим «появлением» данных на шине считается наиболее важной и именуется пресловутой «задержкой сигнала CAS#» (CAS# Latency, t_CL). Последующие порции данных (в соответствии с длиной передаваемого пакета) оказываются доступными без каких-либо дополнительных задержек, на каждом последующем такте шины памяти (по 1 элементу за такт для устройств SDR, по 2 элемента в случае устройств DDR/DDR2).

Операции записи данных осуществляются аналогичным образом. Точно также существуют две разновидности команд записи — простая запись данных (WRITE) и запись с последующей автоматической подзарядкой строки (Write with Auto-Precharge, «WR+AP»). Точно также при подаче команды WRITE/WR+AP на микросхему памяти подаются номер банка и адрес столбца. Наконец, точно также запись данных осуществляется «пакетным» образом. Отличия операции записи от операции чтения следующие. Во-первых, первую порцию данных, подлежащих записи, необходимо подать по шине данных одновременно с подачей по адресной шине команды WRITE/WR+AP, номера банка и адреса столбца, а последующие порции, количество которых определяется длиной пакета — на каждом последующем такте шины памяти. Во-вторых, вместо «задержки сигнала CAS#» (t_CL) важной здесь является иная характеристика, именуемая «периодом восстановления после записи» (Write Recovery Time, t_WR). Эта величина определяет минимальный промежуток времени между приемом последней порции данных, подлежащих записи, и готовности строки памяти к ее закрытию с помощью команды PRECHARGE. Если вместо закрытия строки требуется последующее считывание данных из той же самой открытой строки, то приобретает важность другая задержка, именуемая «задержкой между операциями записи и чтения» (Write-to-Read Delay, t_WTR).

3. Подзарядка строки

Цикл чтения/записи данных в строки памяти, который в общем случае можно обозначить «циклом доступа к строке памяти», завершается закрытием открытой строки банка с помощью команды подзарядки строки — PRECHARGE (которая, как мы уже отмечали выше, может быть «автоматической», т.е. являться составной частью команд «RD+AP» или «WR+AP»). Последующий доступ к этому банку микросхемы становится возможным не сразу, а по прошествию интервала времени, называемого «временем подзарядки строки» (Row Precharge Time, t_RP). За этот период времени осуществляется собственно операция «подзарядки», т.е. возвращения элементов данных, соответствующих всем столбцам данной строки с усилителя уровня обратно в ячейки строки памяти.

Соотношения между таймингами

В заключение этой части, посвященной задержкам при доступе к данным, рассмотрим основные соотношения между важнейшими параметрами таймингов на примере более простых операций чтения данных. Как мы рассмотрели выше, в самом простейшем и самом общем случае — для пакетного считывания заданного количества данных (2, 4 или 8 элементов) необходимо осуществить следующие операции:

1) активизировать строку в банке памяти с помощью команды ACTIVATE;

2) подать команду чтения данных READ;

3) считать данные, поступающие на внешнюю шину данных микросхемы;

4) закрыть строку с помощью команды подзарядки строки PRECHARGE (как вариант, это делается автоматически, если на втором шаге использовать команду «RD+AP»).

Временной промежуток между первой и второй операцией составляет «задержку между RAS# и CAS#» (t_RCD), между второй и третьей — «задержку CAS#» (t_CL). Промежуток времени между третьей и четвертой операциями зависит от длины передаваемого пакета. Строго говоря, в тактах шины памяти он равен длине передаваемого пакета (2, 4 или 8), поделенного на количество элементов данных, передаваемых по внешней шине за один ее такт — 1 для устройств типа SDR, 2 для устройств типа DDR. Условно назовем эту величину «t_BL».

Важно заметить, что микросхемы SDRAM позволяют осуществлять третью и четвертую операции в некотором смысле «параллельно». Чтобы быть точным — команду подзарядки строки PRECHARGE можно подавать за некоторое количество тактов x до наступления того момента, на котором происходит выдача последнего элемента данных запрашиваемого пакета, не опасаясь при этом возникновения ситуации «обрыва» передаваемого пакета (последняя возникнет, если команду PRECHARGE подать после команды READ с временным промежутком, меньшим x). Не вдаваясь в подробности, отметим, что этот промежуток времени составляет величину, равную величине задержки сигнала CAS# за вычетом единицы (x = t_CL — 1).

Наконец, промежуток времени между четвертой операцией и последующим повтором первой операции цикла составляет «время подзарядки строки» (t_RP).

В то же время, минимальному времени активности строки (от подачи команды ACTIVATE до подачи команды PRECHARGE, t_RAS), по его определению, как раз отвечает промежуток времени между началом первой и началом четвертой операции. Отсюда вытекает первое важное соотношение между таймингами памяти:

где t_RCD — время выполнения первой операции, t_CL — второй, (t_BL — (t_CL — 1)) — третьей, наконец, вычитание единицы производится вследствие того, что период t_RAS не включает в себя такт, на котором осуществляется подача команды PRECHARGE. Сокращая это выражение, получаем:

Достаточно поразительный вывод, вытекающий из детального рассмотрения схемы доступа к данным, содержащимся в памяти типа SDRAM, заключается в том, что минимальное значение t_RAS не зависит(!) от величины задержки CAS#, t_CL. Зависимость первого от последнего — достаточно распространенное заблуждение, довольно часто встречающееся в различных руководствах по оперативной памяти.

В качестве примера первого соотношения, рассмотрим типичную высокоскоростную память типа DDR с величинами задержек (t_CL-t_RCD-t_RP) 2-2-2. При минимальной длине пакета BL = 2 (минимально возможной для DDR) необходимо затратить не менее 1 такта шины памяти для передачи пакета данных. Таким образом, в этом случае минимальное значение t_RAS оказывается равным 3 (столь малое значение t_RAS не позволяет выставить подавляющее большинство контроллеров памяти). Передача более длинных пакетов, состоящих из 4 элементов (BL = 4, t_BL = 2), увеличивает это значение до 4 тактов, наконец, для передачи максимального по длине 8-элементного пакета (BL = 8, t_BL = 4) требуемое минимальное значение t_RAS составляет 6 тактов. Отсюда следует, что, поскольку большинство контроллеров памяти не позволяют указать значение t_RAS n n-prefetch» всегда соответствует минимальная величина Burst Length, равная 2 n (n = 1 соответствует DDR; n = 2 — DDR2; n = 3 — грядущей DDR3).

Источник